大部分的DRAM都是在一個同步時鐘的控制下進行數據讀寫，即SDRAM(Synchronous Dynamic Random -Access Memory) 。SDRAM根據時鐘采樣方式的不同，又分為SDR   SDRAM(Single Data Rate SDRAM)和DDR SDRAM(Double Data Rate SDRAM) 。SDR  SDRAM只在時鐘的上升或者下降沿進行數據采樣，而DDR SDRAM在時鐘的上升和下降 沿都會進行數據采樣。采用DDR方式的好處是時鐘和數據信號的跳變速率是一樣的，因 此晶體管的工作速度以及PCB的損耗對于時鐘和數據信號是一樣的。DDR數據總線的一致性測試。海南DDR一致性測試聯系方式

為了進行更簡單的讀寫分離，Agilent的Infiniium系列示波器提供了一種叫作InfiniiScan 的功能，可以通過區域（Zone）定義的方式把讀寫數據可靠分開。

根據讀寫數據的建立保持時間不同，Agilent獨有的InfiniiScan功能可以通過在屏幕上畫 出幾個信號必須通過的區域的方式方便地分離出讀、寫數據，并進一步進行眼圖的測試。

信號的眼圖。用同樣的方法可以把讀信號的眼圖分離出來。

除了形成眼圖外，我們還可以利用示波器的模板測量功能對眼圖進行定量分析，

用戶可以根據JEDEC的要求自行定義一個模板對讀、寫信號進行模板測試，如 果模板測試Fail,則還可以利用Agilent示波器提供的模板定位功能定位到引起Fail的波形段。 北京通信DDR一致性測試DDR3 和 LPDDR3 一致性測試應用軟件。

我們看到，在用通用方法進行的眼圖測試中，由于信號的讀寫和三態都混在一起，因此很難對信號質量進行評估。要進行信號的評估，第1步是要把讀寫信號分離出來。傳統上有幾種方法用來進行讀寫信號的分離，但都存在一定的缺陷?？梢岳米x寫Preamble的寬度不同用脈沖寬度觸發，但由于JEDEC只規定了WritePreamble寬度的下限，因此不同芯片間Preamble的寬度可能是不同的，而且如果Read/Write的Preamble的寬度一樣，則不能進行分離。也可以利用讀寫信號的幅度不同進行分離，如圖7-138中間 的圖片所示，但是如果讀寫信號幅度差別不大，則也不適用6還可以根據RAS、CAS、CS、 WE等控制信號來分離讀寫，但這種方法要求通道數多于4個，只 有帶數字通道的MSO示波器才能滿足要求，比如Agilent的MS09000A系列或者 MSOX90000A系列，對于用戶示波器的要求比較高。

DDR總線上需要測試的參數高達上百個，而且還需要根據信號斜率進行復雜的查表修 正。為了提高DDR信號質量測試的效率，比較好使用御用的測試軟件進行測試。使用自動 測試軟件的優點是：自動化的設置向導避免連接和設置錯誤；優化的算法可以減少測試時 間；可以測試JEDEC規定的速率，也可以測試用戶自定義的數據速率；自動讀/寫分離技 術簡化了測試操作；能夠多次測量并給出一個統計的結果；能夠根據信號斜率自動計算建 立/保持時間的修正值。DDR時鐘總線的一致性測試。

DDR5的接收端容限測試

前面我們在介紹USB3 . 0、PCIe等高速串行總線的測試時提到過很多高速的串行總線 由于接收端放置有均衡器，因此需要進行接收容限的測試以驗證接收均衡器和CDR在惡劣 信 號 下 的 表 現 。 對 于 D D R 來 說 ， D D R 4 及 之 前 的 總 線 接 收 端 還 相 對 比 較 簡 單 ， 只 是 做 一 些 匹配、時延、閾值的調整。但到了DDR5時代(圖5 . 19),由于信號速率更高，因此接收端也 開 始 采 用 很 多 高 速 串 行 總 線 中 使 用 的 可 變 增 益 調 整 以 及 均 衡 器 技 術 ， 這 也 使 得 D D R 5 測 試 中必須關注接收均衡器的影響，這是之前的DDR測試中不曾涉及的。 DDR5 接收機一致性和表征測試應用軟件。海南DDR一致性測試聯系方式

DDR4協議/功能調試和分析參考解決方案。海南DDR一致性測試聯系方式

DDR總線一致性測試

工業標準總線一致性測量概述

高速數字系統使用了各種工業標準總線，對這些工業標準總線進行規范一致性測量是確 保系統工作穩定和可靠的關鍵點之一?！耙恢滦浴笔菍τ⑽膯卧~“Compliance”的中文解釋， 美國把按工業標準規范進行的電氣參數測量叫作一致性測量。

測試這些工業標準總線，完整和可靠的測試方案是非常重要的。完整的測試方案不僅保證測試準確度，還可以大量節省測試時間，提高工作效率。

工業標準總線完整的測試方案一般包括幾部分：測試夾具；探頭和附件；自動測試軟件;測試儀器。 海南DDR一致性測試聯系方式